اخبار شرکت راهنمای طراحی رابط LVDS: راه‌اندازی SFTO2380HY-7253ACT با FPGAها، SBCها و رایانه‌های شخصی قدیمی

مهاجرت از DisplayPort یا MIPI-DSI تعبیه شده به LVDS اغلب به عنوان یک گام به عقب تلقی می شود، با این حال SFTO2380HY-7253ACT SAEF ثابت می کند که LVDS بالغ هنوز هم می تواند آینده نگر باشد. این ماژول یک جریان LVDS 2 پیکسل در هر ساعت را با امپدانس دیفرانسیل 100 Ω استاندارد صنعت و یک ساعت پیکسل 138 مگاهرتز ترکیب می کند - به اندازه کافی کم برای اینکه FPGA های Lattice ECP5 یا AMD Ryzen Embedded SoCs بدون سریال کننده های خارجی قفل شوند.

نقشه برداری پین از کنوانسیون دو کاناله JEITA (RO0-3، RE0-3، ROCLK، RECLK) پیروی می کند، بنابراین طراحان می توانند از BIOS مرجع Intel یا جداول coreboot منبع باز استفاده مجدد کنند. برای یکپارچه سازان آمریکایی که مادربردهای ATX قدیمی را بازسازی می کنند، ریل 5 ولت تلرانس ±10٪ موج را دارد و هم محدودیت های آماده به کار Intel ATX12V v3.0 و هم الزامات سختگیرانه تر ±5٪ منابع ریلی EN 50155 را برآورده می کند. اگر قصد دارید تنظیم DDC/CI VCOM را از طریق ویندوز یا لینوکس در معرض دید قرار دهید، به سادگی WP (پین 25) را از طریق یک pull-up 10 kΩ بالا ببندید. برای عملکرد plug-and-play آن را شناور بگذارید.

برنامه های کاربردی حساس به تاخیر - به بازی های نوادا یا علامت گذاری خط عوارض ایالت ایلینوی فکر کنید - از موتور 6 بیتی Hi-FRC که 16.7 میلیون رنگ کامل را ارائه می دهد در حالی که ساعت پیکسل را بسیار کمتر از 150 مگاهرتز نگه می دارد، بهره مند می شوند. این فضای سر اجازه می دهد تا حتی اگر نیاز به جاسازی یک پوشش ویدیویی 30 فریم بر ثانیه داشته باشید، 60 هرتز تازه سازی شود. دستورالعمل های مسیریابی بخشنده هستند: انحراف داخل جفت ≤5 میل را حفظ کنید، مقاومت پایانی 100 Ω را در 7 میلی متری کانکتور قرار دهید و جفت های LVDS را حداقل 30 میل از ردیابی های USB 3.2 با سرعت بالا دور نگه دارید. طراحی مرجع KiCad ما - که تحت NDA در دسترس است - CISPR-32 Class B را در اولین چرخش پاس می کند و بودجه گواهینامه را برای فروشندگان اتحادیه اروپا کاهش می دهد.